This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03727980

Image available

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

04-093080 [JP 4093080 A]

PUBLISHED:

March 25, 1992 (19920325)

INVENTOR(s): MIYANAGA ISAO

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

02-212333 [JP 90212333]

FILED:

August 08, 1990 (19900808)

INTL CLASS:

[5] H01L-029/784; H01L-021/336; H01L-027/088

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

JOURNAL:

Section: E, Section No. 1233, Vol. 16, No. 322, Pg. 73, July

14, 1992 (19920714)

ABSTRACT

PURPOSE: To eliminate thinning of a pattern of a gate electrode and to reduce an electric resistance by forming an inverter T-shaped gate electrode on a groove formed by etching a first film formed on a semiconductor layer and the layer, through a gate oxide film. CONSTITUTION: A PSG film 9 to become a first film and an Si(sub 3)N(sub 4) film 10 are formed on a P-type silicon substrate 100. The films 10, 9 and further the substrate 100 are etched to form a groove 200. A gate oxide film 11 is formed thereon, and a conductive film 12 is flatly formed thereon. Then, the film 12 is etched back to form an inverted T-shaped gate electrode 12A. The surface is thermally oxidized to form a silicon thermal oxide film 13. After the films 10, 9 are removed, a silicon thermal oxide film 14 is formed. Thereafter, low concentration n-type semiconductor regions 15A, 15B to become first semiconductor regions are formed. Silicon oxide films 16A, 16B are formed as spacers, and n-type semiconductor regions 17A, '17B are formed. This field effect type transistor does not have thinning of a pattern at the electrode 12A.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

009028034

Image available

WPI Acc No: 1992-155394/199219

XRAM Acc No: C92-071553 XRPX Acc No: N92-116196

Semiconductor device contg FET - includes whole low-concn. semiconductor

region beneath gate electrode film NoAbstract Dwg 1/5

Patent Assignee: MATSUSHITA ELEC IND CO LTD (MATU)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Kind Date Applicat No

Date Kind

Week

JP 4093080

Α

19920325 JP 90212333

Α

19900808 199219 B

Priority Applications (No Type Date): JP 90212333 A 19900808

Patent Details:

Patent No Kind Lan Pg

Main IPC

Filing Notes

JP 4093080

SEMICONDUCTOR; Title Terms:

DEVICE; CONTAIN: FET:

WHOLE:

CONCENTRATE; SEMICONDUCTOR; REGION; BENEATH; GATE: ELECTRODE: FILM:

NOABSTRACT

Derwent Class: L03: U12; U13

International Patent Class (Additional): H01L-021/33; H01L-027/08:

H01L-029/78

File Segment: CPI; EPI

@ 公 開 特 許 公 報 (A) 平4-93080

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)3月25日

H 01 L 29/784 21/336 27/088

8422-4M H 01 L 29/78 8422-4M

3 0 1 V 3 0 1 L

8422-4M 7735-4M

27/08

102 C

審査請求 未請求 請求項の数 8 (全17頁)

公発明の名称 半導体装置およびその製造方法

②特 顧 平2-212333

②出 願 平2(1990)8月8日

大阪府門真市大字門真1006番地 松下電器產業株式会社內

大阪府門真市大字門真1006番地

10代理人 弁理士 宮井 暎夫

明細音

1. 発明の名称

半導体装置およびその製造方法

- 2. 特許請求の範囲
- (1) 第1 導電型の半導体層と、この第1 導電型の半導体層に形成されたソースおよびドレインと、 前記第1 導電型の半導体層上に形成されたゲート 絶縁膜と、このゲート絶縁膜上に形成されたゲート 電極膜とを有する電界効果型トランジスタから なる半導体装置であって、

前記第1導電型の半導体層に形成されて側面に テーパのついた清と、この溝の表面にゲート絶縁 腰を形成し、さらにこのゲート絶縁膜上に逆す 型のゲート電極を形成して、逆丁字型に張りに逆り た薄いゲート電極膜が前記ゲート電極から離り に従って薄くなるようテーパのついた前記逆丁と に従って海域を有し、前記逆丁字型に張り出る でがゲート電極を有し、前記逆丁字型に張り出す た薄いゲート電極を有し、前記逆丁字型にびいずし た薄いががった電極を有し、前記が「字型の半導く た薄中に、前記ゲート電極からソースおよびドレインの一部とな る低級度の第2導電型の第1の半導体領域と高限 度の第2導電型の第2の半導体領域とが順に形成 され、少なくとも低速度の第2導電型の第1の半 導体領域が完全に前記ゲート電極膜下に有する半 連体発揮。

(2) 第1導電型の半導体層上に所定の厚みの第 1の披膜を形成する工程と、

前記第1の被膜の所定の領域を選択的に除去する工程と、

前記第1の被膜を選択的に除去することにより 露出した前記半導体層を等方性エッチングするこ とにより、前記第1の被膜の端部がオーパーハン グするよう側面にテーパのついた溝を形成するエ

この清の麦面にゲート絶縁度を形成する工程と、 このゲート絶縁漢上および前記第1の被膜上に 運工廳を平坦に形成する工程と、

この導電膜をエッチバックして前記デート絶様 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー パのついた薄い張り出し電優を有する速T字型の ゲート電優を形成するT.程と、

前記第1の被膜を除去し、前記ゲート電極の膜 厚の厚い部分をマスクに用いて、第2導電型の不 純物を前記ゲート電極の場部を透過させてイオン 注入することにより、ソースおよびドレインの一 部となる低濃度の第2導電型の第1の半導体領域 を形成する工程と、

前記ゲート電極の側壁に第2の被膜を形成する 工程と、

この第2の被膜および前記ゲート電極をマスクに用いて、第2項電型の不純物をイオン注入することにより、ソースおよびドレインとなる高濃度の第2導電型の第2の半導体領域を形成する工程とを含む半導体装置の製造方法。

(3) 第1導電型の半導体圏と、この第1導電型 の半導体層に形成されたソースおよびドレインと、 育配第1導電型の半導体層上に形成されたゲート 絶縁膜と、このゲート絶縁膜上に形成されたゲート 電極膜とを有する電界効果型トランジスタから

この溝の表面にゲート絶縁膜を形成する工程と、 このゲート絶縁膜上および前記第1の被膜上に 連電膜を平坦に形成する工程と、

この導電膜をエッチバックして前記ゲート絶縁 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー パのついた薄い張り出し電極を有する逆丁字型の ゲート電極を形成する工程と、

前記第1の被膜を除去し、前記ゲート電極の膜 厚の厚い部分をマスクに用いて、第2導電型の不 純物を前記ゲート電極の端部を透過させてイオン 注入することにより、ソースおよびドレインとな る高濃度の第2導電型の第3の半導体領域を形成 する工程とを含む半導体装置の製造方法。

(5) 第1導電型の半導体層と、この第1導電型の半導体層に形成されたソースおよびドレインと、前記第1導電型の半導体層上に形成されたゲート ・ 襲と、このゲート絶 験上に形成されたゲート ・ 電極膜とを有する電界効果型トランジスタからなる半導体装置であって、 なる半導体装置であって、

前記第1導電型の半導体層に形成されて側面に テーパのついた溝と、この溝の表面にゲート絶縁 膜を形成し、このゲート絶縁膜上に逆丁字型のゲート電極を形成して、逆丁字型に張り出した薄い ゲート電極腰が前記ゲート電極から離れるに従っ で薄くなるようテーパのついた前記逆丁字型のゲート電極を有し、前記逆丁字型に張り出した薄い ゲート電極腰下の前記第1導電型の半導体層中に ソースおよびドレインとなる高濃度の第2導電型 の半導体領域を有する半導体装置。

(4) 第1導電型の半導体層上に所定の厚みの第 1の被膜を形成する工程と、

前記第1の被膜の所定の領域を選択的に除去する工程と、

前記第1の被膜を選択的に除去することにより 貫出した前記半導体層を等方性エッチングするこ とにより、前記第1の被膜の備部がオーバーハン グするよう偏面にテーパのついた薄を形成する工 程と、

前記第1導電型の半導体層に形成されて側面に テーパのついた溝と、この溝の表面に形成されて 側面にテーパのついた溝と、この溝の表面にゲート 絶縁膜を形成し、このゲート絶縁展上に逆り出して、逆丁字型に避り出しる た薄いゲート電極展が前記ゲート電極から離れて字 なるようテーパのついた前記逆れて字型に従って薄くなるようテーパのついた前記逆れて字型に扱り出したで に従って薄くなるようテーパのついた面配とで字型にが一ト電極下にオーパーラップするように形成 したソースおよびドレインの一部となる低震度の 第2導電型の第4の半導体領域と、この第4の半 導体領域の内側に形成したソースおよびドレイン

(6) 第1導電型の半導体層上に所定の厚みの第 1の被膜を形成する工程と、

となる高濃度の第2導電型の第5の半導体領域と

を備えた半導体装置。

前記事」の被膜の所定の領域を選択的に除去する工程と、

前記第1の被膜を選択的に除去することにより 露出した前記半導体層を等方性エッチングするこ

E

とにより、前記第1の被膜の錯部がオーバーハン グよう側面にテーパのついた溝を形成する工程と、

この解の表面にゲート絶縁膜を形成する工程と、 このゲート絶縁膜上および前記第1の被膜上に 、 導電膜を平坦に形成する工程と、

この導電膜をエッチバックして前記ゲート絶縁 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー パのついた薄い張り出し電極を有する逆下字型の 、ゲート電極を形成する工程と、

前記第1の被決を除去し、前記ゲート電極の膜 厚の厚い部分をマスクに用いて、第2導電型の第 1の不純物を前記逆丁字型のゲート電極の端部を 透過させてイオン注入することにより、ソースお よびドレインの一部となる低濃度の第2導電型の 第4の半導体領域を形成する工程と、

前記ゲート電極の課厚の厚い部分をマスクに用いて、前記第2等電型の第1の不純物より拡散速度の小さい第2等電型の第2の不純物をイオン注入することにより、ソースおよびトレインとなる

7

(8) 第1 導電型の半導体層上に所定の厚みの第 1 の被膜を形成する工程と、

前記第1の被膜の第1トランジスタ形成領域および第2トランジスタ形成領域を選択的に除去する工程と、

前記第1の被膜を選択的に除去することにより 露出した前記半導体層を等方性エッチングするこ とにより、前記第1の被膜の端部がオーバーハン 第2 導電型の第5 の半導体領域を前配第4 の半導体領域の内側に形成する工程とを含む半導体装置の製造方法。

(7) 第1導電型の半導体層と、この第1導電型の半導体層に形成されたソースおよびドレインと、前記第1導電型の半導体層上に形成されたゲート 絶線膜と、このゲート絶縁膜上に形成されたゲート 電極とを有する電界効果型トランジスタからな く半導体装置であって、

前記第1導電型の半導体層に形成されて側面に テーパのついた層と、この層の表面にゲート絶縁 膜を形成し、さらにこのゲート絶縁膜上に逆り半で を形成して、逆下字型に張り出て字型に張り出て、逆下字型に張り離れて た薄いゲート電極膜が前記ゲート電極から記述でする に従って序くなるようテーパのついた前記逆では ではながテート電極膜が前記が下字型に張り出する に従って下でであるようでではます。 ではながデートである。 ではながデートである。 ではないがでするではませない。 では、ゲートでは、アンスによびでいてはないでは、アンスおよびによびでいているでは では、アンスおよびではない。 ではているではない。 ではているではない。 ではているではない。 ではているではない。 ではているでは、アンスにはない。 ではているではない。 ではているではないる。 ではているでは、アンスには、これでは、これでは、これでは、これではない。 ではないる。 では、アンスないのではではない。 では、アンスない。 では、アンスないの、アンスない。 では、アンスないの、アンスない。 では、アンスないの、アンスない。 では、アンスないの、アンスない。 では、アンスないの、アンスない。 では、アンスないのでは、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの、アンスないの

グよう側面にテーパのついた第1 および第2の演 を形成する工程と、

この第)および第2の簿の表面にゲート絶縁領 を形成する工程と、

このゲート絶縁頭上および前記第1の被膜上に 導電膜を平型に形成する工程と、

この導電腺をエッチバックして前記ゲート絶縁 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー パのついた海い張り出し電極を育する逆丁字型の 第1および第2のゲート電極を形成する工程と、

この第1 および第2 のゲート電極上に、著しく エッチング速度の遅い第1 のシリコン熱酸化膜を 形成する工程と、

前記第1の被膜を除去し、前記第1および第2のゲート電極の膜厚の厚い部分をマスクに用いて、第2導電型の不統物を前記第1および第2のゲート電極の端部を透過させてイオン注入することにより、ソースおよびドンインの一部となる低濃度の第2導電型の第1および第3の半導体領域を形

成する工程と、

前記第1のゲート電極を形成した第1トランジ スタ形成領域に、第2の被膜を形成する工程と、

前記第2トランジスタ形成領域の前記第2のゲート電極の膜厚の厚い部分の側壁に第3の被膜を 形成する工程と、

前記第2トランジスタ形成領域の前記第3の半 導体領域上に、第2のシリコン熱酸化膜を形成す る工程と、

前記第3の被膜を除去した後、前記第1および 第2のシリコン熱酸化膜をマスクに用いて前記第 2トランジスタ形成領域の前記第2のゲート電極 の張り出し部分を除去することにより、四角形の 第3のゲート電極を形成する工程と、

前記第2のシリコン熱酸化膜および前記第2の 被膜を除去した後、前記第1トランジスタ形成領域の前記第1のゲート電極および前記第2トラン ジスタ形成領域の前記第3のゲート電極の側壁に 第4の被膜を形成する工程と、

前記第1のゲート電極と前記第3のゲート電極

1 1

方法としてGOLD(Gate-Drain Over lapped LDD)

[井沢 他、1987年インターナショナル エレク
トロン デバイス ミーティング テクニカルダ
イジェスト オブ ペーパーズ 3 8 頁 - 4 1 頁

(1ZAWA etal. International Electron Device
Meeting Technical Digest of Fapers pp. 38-41.
1987) の提案がある。

このGOLDの構造とその製造方法を第5図に基づいて説明する。

第5図(a)~(d)はGOLDの電界効果型トランジスタの主要部の製造方法を示す工程順断面図である。

第5回(a)に示すように、p型のシリコン基板 100上にゲート酸化膜1、下層の薄い多結晶シ リコン膜2、上層の厚い多結晶シリコン膜3、シ リコン酸化膜4が順次形成される。そして、ゲー ト形成予定部のシリコン酸化膜4上に、レジスト パターン5がホトリソグラフィ工理により形成される。薄い多結晶シリコン膜2と厚い多結晶シリコン 12 により形成される。 2 にの 東面には、膜厚約0.5~1.0 ナノメータの自然酸化額(図示せず)が形成されている。 と前記第4の被膜とをマスクに用いて、第2導電型の不純物をイオン注入することにより、ソース およびドレインとなる高濃度の第2導電型の第2 および第4の半導体領域を形成する工程とを含む 半導体禁煙の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は特に集積回路用の電界効果トランジスタにより構成される半導体装置およびその製造方法に関するものである。

(従来の技術)

近年、電界効果型トランジスタにより構成された集積回路は、構成素子の微細化が大きく進展し、その最小加工寸法は1ミクロン以下いわゆるサブミクロン領域に達している。しかし、この微細化を妨げる要因の一つとしてホットキャリア効果等の信頼性に関する問題があり、構成素子の構造や製造方法について、多くの改良がなされてきた。その中でもドレイン付近の電界強度を下げ、結果的に電源電圧を大きくとれるデバイス構造の製造

1 2

次に第5図lbiに示すように、レジストパターン 5 をマスクに用いてシリコン酸化膜 4 をエッチン グすることにより、シリコン酸化膜パターン4A が形成された後、さらにこのシリコン酸化膜パタ ーン4Aをマスクに用い、酸化膜に対して選択性 の高いドライエッチングにより厚い多結晶シリコ ン膜3をニッチングする。この時、薄い多結晶ジ リコン膜2の要面に形成された自然酸化膜が、エ ッチングストッパの働きをし、厚い多結晶シリコ ン膜3が等方的にエッチングされ、多結晶シリコ ン膜パターン3Aが形成される。その後、シリコ ン酸化膜パターン4A、多結晶シリコン膜パター ン3Aをマスクに用いて、リンをイオン注入する ことにより、p型のシリコン基板IOO中にソー スおよびドレインとなるn型の低濃度の半導体領 域6A,6Bが形成される。

次に第5図(c)に示すように、シリコン酸化類パターン4Aおよび多結晶シリコン膜パターン3Aの側面に酸化膜7A、7Bが形成される。そして、この酸化膜7A、7Bをマスクに用いて、第5図

(b)に示す薄い多結晶シリコン膜 2 をエッチングすることにより実質的にゲート電極となる多結晶シリコン膜パターン 2 A が形成される。

そして最後に、第5回(II)に示すように、酸化膜 7 A. 7 Bおよびシリコン酸化膜パターン 4 A を マスクに用い、高濃度のヒ素かイオン注入される ことにより、p型のシリコン基板 1 0 0 中にソー スおよびドレインの一部となる n 型の半導体領域 8 A. 8 Bが形成される。

このような工程で製造されたGOLD構造の電界効果型トランジスタは、ゲート電極となる多結品シリコン膜パターン2Aに対して、ソースおよびドレインとなるn型の半導体領域6A,6Bが充分にオーバーラップ(0.2ミクロン以上)しており、このオーバーラップにより次のような特徴を有する。

(1) ドレイン付近に印加される電界が通常の製造方法により形成された電界効果型トランジスタ (単一ドレイン) と比べ小さいため、ホットキャリアの発生が抑制され、信頼性が高い。

1 5

じることにより、シリコン酸化膜パターン4Aがオーパーハングになるため、多結晶シリコン膜パターン3Aの側面に残魔させた酸化膜7A.7Bのカバレッジ形状が悪くなり、さらにこの酸化膜リコン膜パターン2Aを形成するためのマスクとして用いるため、ゲート電極の幅にバラツキが生じやすい。

(3) シリコン基板100上にゲート電極となる 多結晶シリコン膜パターン2A.3Aが形成され、 さらにこの多結晶シリコン膜パターン3A上に、 シリコン酸化膜パターン4Aか形成されるため、 シリコン基板100の漫面の凹凸が大きくなり2 厚目の配線の平坦性に問題が生じる。

この発明の目的は上記問題点に鑑み、ゲート電極となる導電膜の細りをなくすことにより電気抵抗を小さくし、かつホットキャリア等を抑制することのできる半導体装置およびその製造方法を提供することである。

(課題を解決するための手段)

請求項(1)記載の半導体装置は、第1導電型の半

(2) オーバーラップの一部分すなわち半導体領域 8 A、 8 Bが高濃度であり、通常のLDD (Lightly Joped Drain)構造の電界効果型トランジスタと比較して、抵抗が小さいため駆動力が優れている。

(発明が解決しようとする課題)

しかしながら、このようなGOLD構造を育する従来の電界効果型トランジスタは、次のような問題点があった。

(1) 第5図(b)に示す工程において、多結晶シリコン膜3をエッチングするときに、下層の多結晶シリコン膜2の表面に形成されている極めて薄い自然酸化膜をエッチングストッパとして用いるため、酸化膜に対して大きな(数百倍)選択比をもつ特殊なエッチャントが必要となる。しかし、現状では、酸化膜等に数百倍の大きな選択比のあるエッチングは等方性になりやすく、多結晶シリコン膜パターン3Aに細りが生じる。その結果、ゲート電極の電気抵抗が大きくなる。

(2) 多結晶シリコン膜パターン3Aに細りが生

16

請求項(2)記載の半導体装置の製造方法は、次の とおりである。

第1 導電型の半導体層上に所定の厚みの第1の 被膜を形成する。第1 の被膜の所定の領域を選択 的に除去する。第1 の被膜を選択的に除去するこ とにより露出した半導体層を等方性エッチングす ることにより、第1の被膜の蟷部がオーバーハン グするよう側面にテーパのついた溝を形成する。 この清の表面にゲート絶縁膜を形成する。このゲ 一ト絶縁膜上および第1の被膜上に導電膜を平坦 に形成する。この導電膜をエッチバックしてゲー ト絶楹膜上に所定の厚みの導電膜を残すとともに 他の領域の導電膜を除去することにより、テーパ のついた薄い張り出し電磁を有する逆工字型のゲ --ト電極を形成する。第1の被膜を除去し、ゲー ト電揺の腹厚の厚い部分をマスクに用いて、第2 導電型の不純物をゲート電極の端部を遭過させて イオン注入することにより、ソースおよびドレイ ンの一部となる低濃度の第2導電型の第1の半導 体領域を形成する。ゲート電極の側壁に第2の被 膜を形成する。この第2の被膜およびゲート電極 をマスクに用いて、第2導電型の不純物をイオン 注入することにより、ソースおよびドレインとな る高濃度の第2導電型の第2の半導体領域を形成

請求項(3)記載の半導体装置は、第1導電型の半

1 9

ト絶縁膜上に所定の厚みの導電膜を残すとともに 他の領域の導電膜を除去することにより、テーパ のついた薄い張り出し電極を有する逆下字型のゲート電極を形成する。第1の被膜を除去し、ゲー ト電極の膜厚の厚い部分をマスクに用いて、第2 導電型の不純物をゲート電極の蛸部を遭過させて イオン注入することにより、ソースおよびドレイ ンとなる高濃度の第2導電型の第3の半導体領域 を形成する。

 導体層に形成されて側面にテーパのついた薄と、この薄の表面にゲート絶縁膜を形成し、さらにこきゲート絶縁膜上に逆T字型のゲート電極を形成して、逆下字型に張り出した薄いゲート電極から離れるに従って薄くなるようテーパのついた逆T字型のゲート電極を有し、逆T字型に張り出した薄いゲート電極での第1導電型の半導体領域を有するものである。

請求項(4)記載の半導体装置の製造方法は、次の とおりである。

第1導電型の半導体層上に所定の厚みの第1の 被膜を形成する。第1の被膜の所定の領域を選択 的に除去する。第1の被膜を選択的に除去するこ とにより護出した半導体層を等方性エッチングす ることにより、第1の被膜の端部がオーバーハン グするよう側面にテーパのついた溝を形成する。 この溝の表面にゲート絶縁膜を形成する。このゲ ート絶縁膜上および第1の被膜上に導電膜を平坦 に形成する。この導電膜をエッチバックしてゲー

2 C

体領域と、この第4の半導体領域の内側に形成したソースおよびドレインとなる高濃度の第2導電型の第5の半導体領域とを備えたものである。

請求項(6)記載の半導体装置の製造方法は、次のとおりである。

 を透過させてイオン注入することにより、ソース およびドレインの一部となる低濃度の第 2 導電型 の第 4 の半導体領域を形成する。ゲート電極の膜 厚の厚い部分をマスクに用いて、第 2 導電型の第 1 の不純物より拡散速度の小さい第 2 導電型の第 2 の不純物をイオン注入することにより、ソース およびトレインとなる第 2 導電型の第 5 の半導体 領域を第 4 の半導体領域の内側に形成する。

請求項(7)記載の半導体装置は、第1導電型の半導体層に形成されて側面にテーパのついた渡と、この存っト絶縁膜を形成し、さらに正のゲート絶縁膜を形成し、電極を形成した電極を形成した。 2 種様であるに、 2 単二をである。 2 単二をである。 3 単二をである。 4 単一をである。 4 単一

2 3

を形成する。この第1および第2の溝の表面にゲ ート絶縁膜を形成する。このゲート絶縁膜上およ び第1の被膜上に導電膜を平坦に形成する。この 導電膜をエッチバックしてゲート絶縁膜上に所定 の厚みの導電膜を残すとともに他の領域の導電膜 を除去することにより、テーパのついた薄い張り 出し電極を有する逆T字型の第1および第2のゲ ート電極を形成する。この第1および第2のゲー ト電価上に、著しくエッチング速度の遅い第1の シリコン熱酸化膜を彩成する。第1の被膜を除去 し、第1および第2のゲート電極の腹厚の厚い部 分をマスクに用いて、第2導電型の不施物を第1 および第2のゲート電極の蟾部を透過させてイオ ン注入することにより、ソースおよびドレインの 一部となる低濃度の第2導電型の第1および第3 の半導体領域を形成する。第1のゲート電極を形 成した第1トランジスタ形成領域に、第2の被膜 を形成する。第2トランジスタ形成領域の第2の ゲート電極の膜厚の厚い部分の側壁に第3の被膜 を形成する。第2トランジスタ形成領域の第3の 順に形成され、少なくとも低濃度の第2 導電型の第1 の半導体領域が完全にゲート電極膜下に有する第1トランジスタを備えるとともに、半導体層に形成されて側面にデーバの力・ト絶縁膜と、この第2の溝の最直に形成した四角形のゲートを優にオーバーラップしないように形成した低濃度の第2 導電型の第3 の半導体領域と、この第3の半導体領域とからなる第2トランジスタを儀えたものである。

請求項(8)記載の半導体装置の製造方法は、次の とおりである。

第1導電型の半導体層上に所定の厚みの第1の 被膜を形成する。第1の被膜の第1トランジスタ 形成領域および第2トランジスタ形成領域を選択 的に除去する。第1の被膜を選択的に除去するこ とにより露出した半導体層を等方性エッチングす ることにより、第1の被膜の機部がオーバーハン グよう側面にテーパのついた第1および第2の溝

2 4

半導体領域上に、第2のシリコン熱酸化膜を形成する。第3の被膜を除去した後、第1 および第2のシリコン熱酸化膜を除去した後、第1 および第2のシリコン熱酸化膜をマスクに用いて第2トコンの張遠により、四角形の第3のゲート電極を形成膜を形成で第2の第1 からででは、第2トランジを除去する。第2の第1のデート電極の第3の第3のデート電極の第3のデート電極のででは、第1のがデートで、第2を設定を形成である。第1のゲートで、第2を設定を形成である。第1のゲートで、第2を記憶に用いて、第2を記憶を形式では、第4の半導体領域を形式する。

(作用)

この発明の構成によれば、次のような作用を得ることができる。

(1) 1回の導電膜の堆積で逆丁字型のゲート電 癌を形成することができるため、従来のような膜 厚制御の必要な薄い自然酸化膜を形成する工程と、 その自然酸化膜をエッチングストッパとして用いるために、極めて高度の創御性を必要とするエッチングの工程を必要としない。

(2) 第1の被膜の所定の領域をエッチングし、 さらに貫出した第1導電型の半導体層の表面を当 方性エッチングでエッチングして側面にテーパの ついた溝を形成し、この溝上にゲート酸化農およ び逆丁字型のゲート電極を形成する。そなわら逆 丁字型のゲート電極の腰厚の厚い部分は、第1の 被膜をエッチングした領域に形成するため、一 ト電極にバターンの細りを生じることなく、電気 抵抗の小さいゲート電極を得ることができる。

(3) 第1導電型の半導体層をエッチングして形成した確に、ゲート電極を形成することにより、ゲート電極の位置が他の領域より低い位置となり半導体層の衰面の凹凸が小さくなるため、2番目の配線に対する段差が小さくなり平坦化を図ることができる。

(4) 逆丁字型のゲート電極の端部すなわち張り 出した部分はテーパがついているので、この逆丁

2 7

となるP型のシリコン基板100上に、第1の被膜となる高濃度のリンを含有する膜厚約250(nm)の酸化膜(以下「PSC膜9」という。)を形成し、このPSG膜9上に、膜厚約50(nm)のSi,N。膜10を形成する。

次に第1図(D)に示すように、ホトリソグラフィ 工程によりゲート電極形成領域 X の S i , N . 膜 1 0 および P S G 膜 9 をエッチングして除去し、 さらに表面が露出したシリコン基板 1 0 0 を等方 性エッチングでエッチングすることにより、深さ 約 1 5 0 (n m) の溝 2 0 0 を形成する。この溝 2 0 0 は側面にテーパを有しており、また溝200 には P S G 護 9 の始部がエッチング深さ(約150 n m) と同程度にオーバーハングしている。そし て、このエッチングしたシリコン番板 1 0 0 上に、 膜厚約 1 0 ~ 2 0 (n m) のゲート酸化膜 1 1 を 形成し、このゲート酸化度 1 1 上および S 1 , N . 頭 1 0 上に、導電膜 1 2 を平坦に形成する。

この導覚膜 1 2 として、多結晶シリコン膜を用いた。

字型のゲート電極の端部を透過させてイオン注入 を行ったとき、ゲート電極の端下ではゲート電極 の先端になるにしたがって、不純物濃度が高くな る濃度のプロファイルが生じることにより電界の 緩和がはかられ、ホットキャリアの発生が抑制される。

さらに請求項(PIおよび(8)の構成によれば、同一 半導体層上に形成した、第1のゲート電極の端部 にソースおよびドシインとなる第1の半導体領域 がオーバーラップした第1トランジスタと、第2 のゲート電極にソースおよびトレインとなる第3 の半導体領域がオーバーラップしていない第2ト ランジスタとを展用することができる。第1トラ ンジスタは、ホットキャリアの発生を抑制することができ、また第2トランジスタはゲート容量の 増加を抑制することができる。

(実施例)

第1図(a)~(e)は、この発明の第1の実施例の半 導体袋屋の製造方法を示す工程順断面図である。 第1図(a)に示すように、第1導電型の半導体層

2 8

次に第1図(c)に示すように、導電膜12をエッチパックすることにより、SinN。膜10上の導電膜12を除去し、かつゲート酸化膜11上に膜厚約350(nm)程度の導電膜12を残すことにより、逆丁字型のゲート電極12Aを形成する。そして、このゲート電極12Aの表面を熱酸化することにより、膜厚約50~100(nm)程度のシリコン熱酸化膜13を形成する。

このシリコン熱酸化膜13は、多結晶シリコン 腰からなる導電膜12およびPSG膜9に比較して、著しくニッチング速度が遅いものである。

次に第1図(d)に示すように、Si, N.順 1 0 およびPS 3 膜 9 を除去した後、ゲート電極12 A およびシリコン基板1 0 0 の表面に、順淳約 2 0 (nm)程度のシリコン熱酸化膜1 4 を形成する。その後、シリコン熱酸化膜1 3 およびゲート電極1 2 A の膜厚の厚い部分をマスクに用い、リンをゲート電極1 2 A の端部すなわち張り出した部分を透過させて、イオン注入することにより、第1の半導体領域となる低濃度のn 製の半導体領域

15A. 15Bを形成する。

なおりンをイオン注入する前に、シリコン熱酸化製13およびゲート電極12Aの膜厚の厚い部分の側壁に、シリコン酸化膜(図示せず)をゲート電極12Aの膜厚の薄い部分の端部より内側に形成することにより、ゲート電極12Aと第1の半導体領域15A.15Bとのオーバーラップ量を制御しても良い。またPSG膜3を除去するとかできる。のエッチング速度を小さくすることができる。したかって、シリコン熱酸化膜13のエッチング速度を小さくすることができる。とかって、シリコン熱酸化膜13はほとんど除去されず、PSG膜3のみを除去することができる。

次に第1図(e)に示すように、ゲート電極12Aの膜厚の厚い部分の衝壁にスペーサとしてシリコン酸化膜16A、16Bを形成する。そして、シリコン熱酸化膜16A、16Bおよびゲート電極12Aをマスクに用いて、ヒ素をイオン住人することにより、第2の半導体領域となる高濃度の1項の半導体領域17Aおよび

3 1

第2図(a)~(c)に示す工程は、第1図(a)~(c)に示 す工程と間様であるため、説明を省略する。

第2図(d)に示すように、第2図(c)に示すSi.N. 膜10およびPSG膜9を除去した後、ゲート電価12Aおよびシリコン基板100の表面に膜厚約20[nm]程度のシリコン熱酸化膜14を形成する。その後、シリコン熱酸化膜13およびゲート電価12Aの膜厚の厚い部分をマスクに用いて、ヒ素をゲート電極12Aの端部すなわち張り出した部分を透過させてイオン注入することにより、第3の半導体領域となる高濃度のn型の半導体領域18A、18Bを形成する。

このように形成した電界効果型トランジスタは、 ヒ素をゲート電極12Aの端部を透過させてイオ ン注人するため、ゲート電極12Aの場部の直下 付近の不純物濃度は、深さ方向およびチャネル方 向に緩い傾斜を持つ分布になる。これによりチャ ネル方向の電界は緩和され、高耐圧なトランジス タを得ることができる。またゲート電極12Aの 膜厚の厚い部分にパケーンの細りがなく、電気低 17日を形成する。

このように形成した電界効果型トランジスタは、 ソースおよびドレインの一部となる低濃度の半導 体領域15A、15Bがゲート電極12Aにオー バーラップしている。またゲート電伍12Aの蟷 下に形成した半導体領域 15A, 153の不純物 **温度は、探さ方向およびチャネル方向に扱い傾斜** を持つ分布になるので、チャネル方向の電界が経 和された高耐圧なトランジスタが得られる。また ゲート電価12Aの膜厚の厚い部分にパターンの 細りがなく、電気抵抗の小さいゲート電極が得ら れる。さらにシリコン基板100をエッチングし た潰200に、ゲート酸化膜11およびゲート電 極12Aを形成することにより、ゲート電極12 Aがシリコン基板100の他の領域に比べ低い位 雷にあるため、2個目の配線に対する段差を小さ くすることができ、表面を平坦化することができ

第2図(6)〜(d)は、この発明の第2の実施例の半導体装置の製造方法を示す工程順断面図である。

3 2

抗の小さいゲート電極が得られる。さらにシリコン基板100をエッチングした溝200に、ゲート酸化譲11およびゲート電極12Aを形成することにより、ゲート電極12Aがシリコン基板1c0の他の領域に比べ低い位置にあるため、2層目の配線に対する段差を小さくすることができ、

第3図(a)~(e)は、この発明の第3の実施例の半 導体装置の製造方法を示す工程順新面図である。 第3図(a)~(c)に示す工程は、第1図(a)~(c)に示 す工程と同様であるため、説明を省略する。

第3図はに示すように、第3図はに示すSisN。 漢10およびPSG膜9を除去した後、ゲート電 極12Aおよびシリコン基板100の表面に、 漢 厚約20(nm)程度のシリコン熱酸化膜14を 形成する。その後、シリコン熱酸化膜13および ゲート電極12Aの膜厚の厚い部分をマスクに用い、ゲート電極12Aの端部すなわち張り出した 部分を透過させて、シリコン基板100中にリン をイオン注入することにより、第4の半導体領域 となる低濃度のn型の半導体領域19A,19B を形成する。

次に第3図(e)に示すように、シリコン熱酸化膜13および多結晶シリコン膜12Aの膜厚の厚い部分をマスクに用い、リンよりも拡散速度の遅いヒ素を多結晶シリコン膜12Aの端部を透過させて、シリコン基板100中にイオン注入することにより、第5の半導体領域となる高濃度のn型の半導体領域20A.20Bを形成する。

このように形成した電界効果型トランジスタのソースおよびドレインとなる半導体領域19A.19Bおよび半導体領域20A.20Bと、ゲート電価12Aとがオーバーラップしている。またゲート電価12Aの端部の直下付近の不純物製をは、深さ方向およびチャネル方向に緩い傾斜を持つ分布になる。これによりチャネル方向の電界は設力され、高針圧なトランジスタを得ることができる。さらにシリコン基板100をエッチング電台のでは200に、ゲート酸化膜11およびゲート電台200に、ゲート酸化膜11およびゲート電台200に、ゲート電台200により、ゲート電台12

3 5

次に第4図(c)に示すように、第1および第2トランジスタ形成領域X、Yの導電膜12をエッチバックすることにより、Si、N。膜10上の導電膜12を除去し、かつゲート酸化膜II上に腐厚約350(nm)程度の導電膜12を残すことにより、第1および第2のゲート電極となる逆下

Aがシリコン基板 1000 他の領域に比べ低い位置にあるため、2 層目の配線に対する改差を小さくすることができ、表面を平坦化することができる。

第4回(a)~(8)は、この発明の第4の実施例の半 導体装置の製造方法を示す工程順断面図である。

第4図(a)に示すように、ソースおよびドレインとゲート電極とがオーバーラップしたLDD構造のトランジスタを形成する領域(以下「第1トランジスタ形成領域X」という。)と、ソースおよびドレインとゲート電極とがオーバーラップしないLDD構造のトランジスタを形成する領域 Y」という。)とを分離するために、シリコン基版100と整酸化することにより、LOCOS層21を形成した後、シリコン基版100上およびLOCOS層21上に、第1の被膜となる膜厚約250(nm)程度のPSG膜9を形成し、このPSG膜9上に、膜厚約50(nm)のSi,N。膜10を形成する。

次に第4図(b)に示すように、ホトリングラフィ

3 6

字型のゲート電極12A、12A、を形成する。 そして、このゲート電極12A、12A、の表面 を熱酸化することにより、膜厚約150(nm) 程度の第1のシリコン熱酸化膜13、を形成する。 このシリコン熱酸化膜13、は、著しくエッチン グ速度の遅いものである。

そして、Si, N, 膜10 およびPSC膜9を 除去した後、ゲート電極12A、12A' および シリコン基板100の表面に、膜厚約20(nm) 程度のシリコン熱酸化膜22を形成する。その後、 シリコン熱酸化膜13' およびゲート電極12A. 12A' の膜厚の厚い部分をマスクに用いて、リンをゲート電極12A, 12A' の場部すなわち 張り出した部分を透過させて、イオン注入することにより、第1および第3の半導体領域となる低 遠度のn型の半導体領域23,23'を形成する。

1トランジスタ形成領域Xに、第2の被膜となるPSG膜25を残置させるとともに、第2トランジスタ形成領域Yのゲート電極12A。の側壁に、シリコン熱酸化膜22およびSi,N、膜24を介して、第3の被膜となるPSG膜25。を残置量を対して、第2トランジスタ形成領域Yに残置を出した部分の先端は12Aの過度を対すなわち强り出した部分の先端はり内側に残量を対すなわち强り出した部分の形成領域Yに残量をする。この膜25の膜厚は、全面に形成する。の膜25の膜厚により制御することができる。

次に第4回にに示すように、第2トランジスタ 形成領域Yの表面に第出しているSi, N。膜24 を除去し、さらにこのSi, N。膜24を除去し た領域のシリコン系板100の表面を熱酸化する ことにより、膜厚約50(nm)程度の第2のシ リコン熱酸化膜26を形成する。

次に第4図(I)に示すように、PSG膜25,25 およびSl,N,膜24を順に除去した後、第1 トランジスタ形成領域Xのみに、膜厚約100

3 8

このように同一シリコン基板100上に形成したゲート電極12Aにソースおよびドレインの一部となる半導体領域23がオーバーラップしたし口口構造のトランジスタ(以下「第1トランジスタ」という。)と、ゲート電極12Bにソースおよびドレインとなる半導体領域23,32がオーバーラップしていないLDD構造のトランジスタ(以下「第2トランジスタ」という。)とは、混用することができる。

第1トランジスタは、ゲート電極12Aの端部 直下の不純物濃度がなだらかに分布していること によりホットキャリアの発生が抑制されるため、 信領性が高く、高耐圧化および高電流化を図ったとしている。その反面、その標準上、が発生である。 量が増加する。そこでホットキャリアの発生トにこうなが、ないます。 が、またホットキャリアの発生トにこうなが、またホットキャリアの発生によった。 が、またホットキャリアの発生によった。 は、第2トキャリアの発生にこうなが、またホットを置いた。 がは、第2トランジスタを用いることによった。 ないは、第2トランジスタを用いることによりまた。 ないは、第2トランジスタを用いることによりまた。 ないに、高集情で高速かつ高信領性のしい。 (nm)程度のPSG膜27を形成する。そして、シリコン酸化膜13',26およびPSG膜27をマスクに用いて、トランジスタ形成領域Yのゲート電極12A'の端部すなわち張り出した部分をドライエッチングにより除去することにより、第3のゲート電極となる四角形のゲート電極12Bを形成する。

次に第4図のに示すように、PSG膜27およびシリコン熱酸化膜26、22を除去した後、ゲート電極12Aおよびゲート電極12Bの側壁にスペーサとして、第4の接腰となるシリコン酸化膜28、29を形成し、さらに露出しているシリコン基板100の表面に、膜厚約20(nm)程度のシリコン熱酸化膜30を形成する。そして、シリコン熱酸化膜13、シリコン酸化膜23、29、多結晶シリコン膜12Bをマスクに用いて、ヒ素をシリコン基板100中にイオン注入することにより、第2の半導体領域となる高濃度のn型の半導体領域31、32を形成する。

4 0

現することができる。

またゲート電極12A、12Bの腰厚の厚い部分にはパターンの細りがなく、電気抵抗の小さくすることができる。さらにシリコン萎板10Jをエッチングした溝200に、ゲート酸化膜113よびゲート電極12A、12Bを形成することにより、ゲート電極12A、12Bがシリコン蒸板100の他の領域に比べ低い位置にあるため、2着目の配線に対する段差を小さくすることができ、表面を平坦化することができる。

なお第1.第2.第3の実施例において、シリコン熱酸化膜13は必ずしも形成しなくても良い。また第2の実施例において、第2図(C)に示す SinN、膜10およびPSG膜9を除去した後、ゲート電極12Aの側壁に、シリコン酸化膜等を形成し、このシリコン酸化膜の膜厚を制御することにより、その後に形成するソースおよびドレインとなる高量変の第2導電型の第3の半導体領域と、ゲート電極12Aとのオーバーラップ量を制御しても良い。

(発明の効果)

この発明の半導体装置およびその製造方法によ れば、半導体圏上に形成した第1の被膜を所定の 領域をエッチングし、さらにこのエッチングによ り舞出した半導体層を等方性エッチングでエッチ ングすることにより形成した粛上に、ゲート酸化 腰を介して逆T字型のゲート電極を形成すること により、従来のようなゲート電極のパターンの細 りをなくすことができる。したかって、電気抵抗 の小さなゲート電板を得ることができる。また半 導体層に形成した溝上に、逆工字型のゲート電極 を形成することによりゲート電極の位置を他の領 域より低い位置となり、半導体層の表面の凹凸が 小さくなる。したがって、2層目の配線に対する 段差が小さくし、平坦化を行うことができる。ま た連丁字型のゲート電極の端下の不純物濃度は、 縫やかに傾斜する分布を育するため、ホットキャ リアを抑制でき、ドレイン付近の電界を緩和する ことのできる高耐圧のトランジスタを得ることが できる。さらに請求項(7)または(8)記載の半導体装

1 3

100 …シリコン港板(半導体層)、200 … 牌、9 …第1の被膜、11 …ゲート酸化膜、12 …導電膜、12A、12A、12B…ゲート電 低、15A、15B、23…第1の半導体領域、 16A、16B…第2の被膜、17A、17B、 32…第2の半導体領域、18A、18B、23、 …第3の半導体領域、18A、18B、23、 …第3の半導体領域、19A、19B…第4の半 導体領域、20A、20B…第5の半導体領域、 13、…第1のシリコン熱酸化膜、26…第2の シリコン熱酸化膜、25…第2の被膜、25、… 第3の被膜、X…第1トランジスタ形成領域、Y …第2トランジスタ形成領域、28、28…第4 の被膜

置およびその製造方法によれば、ホットキャリア の発生を抑制できる第1トランジスタと、ゲート 容量の増加を抑制できる第2トランジスタとを混 用することができる。

その結果、最小線幅 C. 5 ミクロン以下の集積回路においても電源電圧を下げる必要がなく、高い駆動電流を得ることができるトランジスタを得ることができ、集積回路の微細化に大きく貢献することができる。

4. 図面の簡単な説明

第1図(a)~(e)は、この発明の第1の実施例の半導体装置の製造方法を示す工程顧断面図、第2図(a)~(d)は、この発明の第2の実施例の半導体装置の製造方法を示す工程顧断面図、第3図(a)~(e)は、この発明の第3の実施例の半導体装置の製造方法を示す工程順断面図、第4図(a)~(a)は、この発明の第4の実施例の半導体装置の製造方法を示す工程順断面図、第5図(a)~(d)はGOLDの電界効果型トランジスタの主要部の製造方法を示す工程順断面図である。

4 4

100…シリコン基項(二導体層) 9 … 第1の核膜 11 … ゲート酸化設 (a) 12… 傳电限 -100 12A,12A,12В --- げート電板 15A,15B,23 ··· 第1の半導体領域 16A,16B -- 第7の被験 17A,17B,32 -- 第2の半導环領域 18A,18B,23 --- 第3の半導体領域 19A,19B,32 ··· 第4の千專序領域 -12 20A, 20B···· 第5の半導体領域 13 -- 第1のシリコン熱酸化膜 - 9 (b) 26 -- 第2のシリコン熱酸化原 -11 25 --- 第2の被膜 100 25 --- 第3の被瞑 X --- 第1トランジスタ形成領域 200 Y --- 第2トランジスタ形成領域 28,29 --- 第十の初期 -10 (c) 12A **~ 11** 100

第 2 図 (a) -100 1 🗷 -10 (b) - 9 (d) -11 -100 100 200 15A 1**5**B -10 (c) -12A -11 100 200 14 (e) ^{17A--} -17B 100 (d) 11 15A 15B -100 18A 18B

第 3 図









